国家/地区 中国（103）
IPC部 H（95） B（42） C（33）
G（22） D（2）
IPC大类 H01（95） B82（33） C01（28）
C23（14） B01（8） G01（7）
B32（6） B05（5） G06（5）
G02（4） G03（4） G11（4）
H05（4） H10（4） B23（2）
IPC小类 H01L（90） B82Y（33） C01B（28）
C23C（14） B01J（8） H01B（7）
B32B（6） H01M（6） B05D（5）
G01N（4） G03F（4） G11C（4）
H05B（4） H10B（4） G02F（3）
IPC H01L029/16（35） H01L021/02（30） H01L029/786（29）
H01L029/78（27） H01L021/336（26） H01L029/06（24）
H01L029/66（21） B82Y040/00（18） B82Y030/00（16）
H01L029/10（16） C01B031/04（15） H01L029/778（15）
H01L029/417（14） B82Y099/00（13） H01L021/768（12）
发明人 SHIN H（32） SHIN H J（31） LEE J（21）
PARK S（21） LEE C（20） LEE C S（20）
BYUN K（17） BYUN K E（17） LEE J H（17）
PARK S J（17） SHEN X（16） CHUNG H（15）
CHUNG H J（15） HEO J（15） SHIN K（15）
公开年 2023（14） 2022（13） 2013（12） 2021（11） 2014（8） 2017（8） 2012（7） 2016（6） 2009（5） 2015（5） 2011（4） 2018（4） 2020（4）
申请年 2022（15）  2021（14）  2012（11）  2020（9）  2013（8）  2011（7）  2014（7）  2016（7）  2015（6）  2017（6）  2008（4）  2019（4）  2009（2）  2010（2） 
专利权人 SAMSUNG ELECTRONICS CO LTD（103）

Complex of heterogeneous two-dimensional materials used in electronic device, comprises substrate, first two-dimensional material layer having two-dimensional crystal structure on substrate, and second two-dimension material layer.

SEOL M, SHIN H, BYUN K, HWANG H, LEE C, KIM H, SUK S H, BYUN K E, HWANGHYUNTAE, LEE C S, KIM H J, JIN J, LI C

Hard mask film used in etching process for manufacturing semiconductor device, comprises first graphene layer, first amorphous carbon layer on first graphene layer, second graphene layer on first amorphous carbon layer, and second amorphous carbon layer on second graphene layer.

KIM Y, OH S, AN S, AHN S J, OH S R, KIM Y U, AN X

Micro light emitting semiconductor device for display apparatus, has first and second semiconductor layers, light emitting layer and color conversion layer with porous layer having quantum dot, where doping-type of second semiconductor layer is different from doping-type of color conversion layer.

HWANG J, PARK J, HWANG K, KIM D, HWANG K W, HWANG J S, JIN D

Fabricating semiconductor device involves loading substrate with structure having opening, into process chamber, forming two-dimensional material layers on upper surface of structure, to overlie opening and form air-gap, where upper portion of air-gap, is defined by two-dimensional material layers.

SHIN K, LEE S, YOON J, AN S, LI Z, YOUN J, AN X, AHN S J, SU Y J, LEE S Y, SHIN K W

Nonvolatile memory device for neuromorphic apparatus, has gate insulating layer extending in first direction between channel layer and gate electrodes, where each of gate electrodes includes metal-doped graphene.

SHIN K, KIM C, PARK S, KIM H, BYUN K, YUN D, LEE C, LI C, YIN T, PIAO S, JIN C, SHIN K W, PARK S H, KIMHYUNWOO, BYUN K E, JIN Y D, LEE C S

Image sensor comprises substrate including multiple photoelectric conversion elements, variable filter layer provided on substrate, and multiple micro lenses provided on variable filter layer, which comprises multiple first electrodes in first direction, and having first width in second direction.

JOE I, LEE K, KANG S, JANG M, CHANG M, KANG S K, LEEKWANGMIN, CHO I S, CHO I, LI G

Electronic device for use in electronic apparatus, has two-dimensional material layer formed between channel layer and gate electrode, where material layer blocks electron transfer between gate electrode and channel layer.

SHIN K, BYUN K, LEE S, KIM C, LEE C, LI C, JIN C, SHIN K W, BYUN K E, LEESANGSOO, LEE C S

Field effect transistor comprises substrate, gate electrode on substrate, insulating layer, source electrode on insulating layer, drain electrode spaced apart from source electrode, channel between source electrode and drain electrode comprising two-dimensional material and tensile strain region.

KWON J, SEOL M, YOO M, YOO M S, QUAN J, YU M

Integrated circuit device comprises substrate including word line trench and first recess adjacent to first side wall portion of inner wall of word line trench, and channel region on inner wall of word line trench, and channel region including first channel region and second channel region.

KIM K, JIN J

Vertical channel array transistor for use in semiconductor device, has graphene insertion layer that is formed between source/drain electrode and channel pattern.

BYUN K, KIM S, KIM C, SHIN K, LEE C, LI C, JIN C, JIN S, BYUN K E, SHIN K W, LEE C S